Différences

Ci-dessous, les différences entre deux révisions de la page.

--- materiels:pld [2024/07/31 09:00] – [2. Classification] phil
+++ materiels:pld [2024/07/31 09:01] (Version actuelle) – [4. Programmation] phil
@@ Ligne 7: / Ligne 7: @@
     * <html><a href="https://fr.wikipedia.org/wiki/Circuit_logique_programmable#:~:text=Ce%20type%20de%20composant%20%C3%A9lectronique,de%20portes%20programmables%20in%20situ)%20%3B&text=PAL%20(programmable%20array%20logic%2C%20r%C3%A9seau,array%2C%20r%C3%A9seau%20logique%20programmable)." target="_blank">Circuit logique programmable</a></html>
     * <html><a href="https://www.youtube.com/watch?v=zbOyU-nq6Lk" target="_blank">Vidéo</a></html> PLA PAL GAL CPLD sur YouTube
+\\
 ==== 1. Définition ====
 <callout type="primary" icon="true">Un **circuit logique programmable de type Field Programmable Devices**, ou** réseau logique programmable** est un **circuit intégré logique** qui peut être reprogrammé (**caractérisé**) après sa fabrication.</callout>
+\\
 ==== 2. Classification ====
 {{ :materiels:classification.png?nolink |}}
@@ Ligne 36: / Ligne 40: @@
   * **CPLD**
 {{ :materiels:cpld.png?nolink |}}
+\\
 ==== 4. Programmation ====
@@ Ligne 114: / Ligne 120: @@
 <callout type="tip" icon="true">Les descriptions comportementales sont toujours recommandées, sauf raison majeure de densité ou de performance après synthèse.</callout>
+\\
 ==== 5. Utilisation ====
 Pour de **moyennes séries**, les composants programmables sont en général préférés aux **ASIC**. Les PLD peuvent être **programmés par l’utilisateur** (bureau d’étude, chaîne d’assemblage) alors que les ASIC qui sont configurés lors de leur fabrication (ils ne peuvent être que simulés par le bureau d’étude) sont réservés à des productions de très grande série ne serait-ce qu’en raison de leur coût de développement élevé.