Différences
Ci-dessous, les différences entre deux révisions de la page.
Les deux révisions précédentes Révision précédente Prochaine révision | Révision précédenteDernière révisionLes deux révisions suivantes | ||
materiels:pld [2022/08/11 09:57] – [Hardware - PLD, CPLD] phil | materiels:pld [2022/08/11 10:27] – [Hardware - PLD, CPLD] phil | ||
---|---|---|---|
Ligne 2: | Ligne 2: | ||
===== Hardware - PLD, CPLD ===== | ===== Hardware - PLD, CPLD ===== | ||
- | [Mise à jour le 10/8/2022] | + | [Mise à jour le 11/8/2022] |
* **Ressources** | * **Ressources** | ||
Ligne 44: | Ligne 44: | ||
<callout type=" | <callout type=" | ||
+ | {{ : | ||
// Code VHDL // d'un comparateur 1 bit | // Code VHDL // d'un comparateur 1 bit | ||
* **Description structurelle** | * **Description structurelle** | ||
Ligne 75: | Ligne 76: | ||
</ | </ | ||
+ | {{ : | ||
// Code VHDL // d'un comparateur 2 bits | // Code VHDL // d'un comparateur 2 bits | ||
* **Description structurelle** | * **Description structurelle** | ||
Ligne 110: | Ligne 112: | ||
<callout type=" | <callout type=" | ||
+ | |||
==== 5. Utilisation ==== | ==== 5. Utilisation ==== | ||
Pour de **moyennes séries**, les composants programmables sont en général préférés aux **ASIC**. Les PLD peuvent être **programmés par l’utilisateur** (bureau d’étude, chaîne d’assemblage) alors que les ASIC qui sont configurés lors de leur fabrication (ils ne peuvent être que simulés par le bureau d’étude) sont réservés à des productions de très grande série ne serait-ce qu’en raison de leur coût de développement élevé. | Pour de **moyennes séries**, les composants programmables sont en général préférés aux **ASIC**. Les PLD peuvent être **programmés par l’utilisateur** (bureau d’étude, chaîne d’assemblage) alors que les ASIC qui sont configurés lors de leur fabrication (ils ne peuvent être que simulés par le bureau d’étude) sont réservés à des productions de très grande série ne serait-ce qu’en raison de leur coût de développement élevé. |